⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-66619

@Int,Cl.4

識別記号

庁内整理番号

④公開 昭和62年(1987) 3月26日

H 01 L 21/20

21/324 21/76 29/78 7739-5F

M-7131-5F

8422-5F 審査請求 未請求 発明の数 1 (全3頁)

②特 願 昭60-208417

20出 願 昭60(1985)9月19日

⑩発 明 者 笠 井 直 記

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

明 細 名

1. 発明の名称

半導体装置の製造方法。

2. 特許請求の範囲

(1) シリコン基板上に半導体素子を分離するシリコン酸化膜パターンを形成し、シリコン酸化膜上には地積することなく要出したシリコン面にのみ選択的にシリコンをエピタキシャル成長させ、前記エピタキシャルシリコン層を半導体素子活性領域とする半導体装置の製造方法にシリコンをイオン注入し、つづいてアニールすることを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明はシリコン基板上に絶縁膜ペターンを形成し、開口されたシリコン面にシリコンをエピタキシャル成長し、Siエピタキシャル層に半導体素子を形成する半導体装置の製造方法に関する。 「従来の技術」

近来、半導体デバイスにおける集積化が進み、 能効果子の敬細化とともに素子間分離領域におい ても同様に微細化の要求がある。最細で深い来子 分離領域を形成する方法として、たとえば、エン ·ドー等によりアイイーイーイートランサクション メオンエレクトロンデバイセズ(IEEE TRANSACTIONS ON ELECTRON DEVICES) 第 ED-31 巻の 1283 ページ から 1288 ペーツに 発表された 論文において次の方 法が紹介されている。 ナなわち、第2図(4)に示す ように、シリコン基板 21 上に約 2mm の SIO2 膜 22 を堆積し、リソクラフィー技術と反応性イオンエ ッチング技術によりあらかじめ末子分離領域とな る絶録膜パターンを形成する。次に、CVD 法によ り Si₂N』膜あるいは多結晶 Si 膜 23 を約 1000 μ 堆 積し、反応性イオンエッチングして絶縁膜側壁に のみ SigNi 膜または多結晶シリコン膜 23を残す 表出した Si 単結晶面にのみ選択的に Bi を堆積し、 その S1 階 24 の堆積厚さを絶級膜と同等にすると 第2図(c)に示す半導体基板が得られる。

[発明が解決しようとする問題点]

ところで、前記方法を用いて、たとえば絶縁膜 側壁に多紺晶シリコン膜を形成すると、得られた 半導体基板は平坦となるが、絶縁腹近傍に数層欠 陥が発生しやすくなり、エピタキシャル層上に形 成された MOS トランジスタのリーク追旋が大きく なるという欠点がある。また、純談膜側幾KSi3N4 膜を形成したりあるいは薄膜を形成せずにエピタ キシャル暦を堆積し、絶縁膜のパターン方向を基 板 SI 面に対し <100>とすると、矩形角部を除いて 平坦なエピタキシャル暦が得られ、しかも積履欠 陥の少ないものが得られる。しかし、絶縁膜とエ ピタキシャル階との外面において、単結晶シリコ ンを熱酸化によって形成される Si-SiO2 界面に比 べて乱れたものとなり、界面準位ができる。その ため p-n 擬合が界面に形成された場合にはリーク 馄漉が大きくたる欠点があった。

本発明は、前配問題点を解決し、絶縁腹とエピタキシャル Si との界面を良好にすることで、界面における毎合リーク電流を波少させることを目的

[夹 施 例]

以下、本発明の実施例について図面を用いて詳 細に説明する。第1図(4)~(1)は本発明の実施例を 説明するために、主な製造工程における断面構造 を示す模式図である。第1図白において、面方位 (100) の p 形 シリコン基板 1 に 熱酸化により約1.5 μm厚さのシリコン酸化膜を形成した後通常の写真 蝕刻技術と反応性イオンエッチングにより素子分 離 領域となる垂直断面をもつ SiO, 膜ペターン 2 を 形成する。次化、第1図的において、 SIH2C42 と H,から構成されるガス系に HCLを約 1 vol 9 程度加 え、 950℃の温度でシリコン基板表面にのみ選択 的にシリコンをエピタキシャル成長させ、エピタ キシャル Si 届 3 の堆積厚さを 1.5μmとする。第 1 図(c)において、シリコンを加速エネルギーが 150 keV と 50 keV てそれぞれ 1×10¹⁵cm⁻² 注入して非品 **쥧旛 4 とする。第1図(d)において、900℃N₂ 雰囲** 気で 30 分間 アニールした後、 950 C O₂ 雰囲気で 2001 のゲート酸化膜 5 を形成する。第 1 図(a) にお いて、ホウ策を加速エネルギー 30 keVで1.2×10¹²

とする。

[問題点を解決するための手段]

[作用]

本発明の方法により、イオン注入されたエピタキシャルシリコン層および Si と SiO2 との界面が非晶質化され、続いてアニールすることによりエピタキシャル層のシリコンが再配列すると同時に Si と SiO2 との界面が熱酸化したときに得られるような良質の界面状態に近いものとなって、エピタキシャル Si 層を用いて半導体素子を形成した場合、絶線膜側壁でのリーク電流は減少する。

cm⁻² と加速エネルギー 100 keV で 2×10¹² cm⁻² の二 重注入し、波圧 CVD 法により多結晶シリコン膜を 厚さ約 0.5 μm 堆積し、写真触刻技術とドライエッ チング法によりゲート 電極 6 を形成し、ヒ衆を加 速エネルギー 150 keV で 5×10¹⁵ cm⁻² 注入してソース ドレイン 7 を形成する。次に CVD 法により S10₂ 限 8 を約 5000 Å 堆積した後、反応性イオンエッチン グ法によりコンタクトホールを形成し、アルミニ ウム配線を行なうことで第1 図(I)に示すような n チャネル MOSFET が得られる。

以上実施例ではシリコンイオン注入量を 1×10¹⁵ cm⁻² とし加速エネルヤーを 150 keV と 50 keV としたが、ソースドレーン深さの領域が非晶質化されればこれに限定されるものではない。また、熱処理を 900 c N₂ 雰囲気で 30 分としたが、非晶質層が再結晶化されればこれに限定するものでない。

[発明の効果]

本発明によればエピタキシャル SI 層と SIO2 膜 との界面状態が熱酸化した場合と同等となり、そ の結果、エピタキシャル成長層に形成される半導

特開昭62-66619(3)


体来子において界面におけるリーク電流を減少させることができる。したがって、選択エピタキシャル成長を利用した微細索子分離を用いて得られる高密度半導体装置の製造歩留りを向上できる効果を有するものである。


4. 図面の簡単な説明


第1四(a)~(f)は本発明の実施例におけるロチャネル MOSトランクスタの形成プロセスを順を追って示した模式図、第2回(a)~(c)は従来法を工程順に示す模式図である。

1,21 … Si 基板、 2,22 … SIO₂ 膜パターン、
3,24 … エピタキシャル Si 層、 4 … Si イオン注入
された非晶質層、 5 … ゲート酸化膜、 6 … ゲート
電極、 7 … ソース・ドレイン、 8 … CVD SiO₂膜、
g … 配線アルミニウム、 23… Si₅N₄ 膜または多結
品 Si 膜。


特許出願人 日本電気株式会社 代 理 人 弁理士内 原 晋










more than I also to the









第1図







第2図

THIS PAGE BLANK (USPTO)